TFT 设计流程
Silvaco International和Simucad Design Automation联合提供用于TFT技术各个方面完整及优秀集成的仿真软件。我们的TFT专门软件包括技术仿真，SPICE模型提取，互连寄生分析，SPICE电路仿真和传统的CAD。TCAD驱动的CAD方法为器件工程师和电路设计师提供了最精确的模型。
 |
|
|
TFT是一个高级的器件仿真器，装备有物理模型和专门的数字技术，用来仿真非晶体和多晶硅器件。
精密复杂的算法允许器件工程师仿真一般的TFT器件直到下一代高性能器件。典型的应用包括：
- 用于大面积平板显示的有源矩阵液晶显示器(AMLCD)
- 非平面或多闸极TFT器件的电学特性表征
- 静态随机存储器(SRAM)单元
- 多晶硅单晶沟道的TFT
- 评估多个晶界效应或单个晶界效应
- 评估载流子运输的感应参数
用于TFT工艺仿真的软件包包括:
- SSuprem4仿真几何淀积和蚀刻，注入和扩散
- MC Implant仿真TFT离子注入种类如PH+, PH+2
- DevEdit允许用户绘制简单TFT结构的几何图，以及添加分析的掺杂分布图
上图和左下图是典型的后栅非晶体硅TFT，同平面多晶硅TFT，双栅TFT和包括LDD区的高性能TFT。
ATLAS/TFT里的TFT专门器件仿真器包括如下特征：
- 平面和非平面器件建模实现集中点在缺陷和缺陷态的高级模型
- 迁移率模型
- Trap assisted和band-to-band隧道模型
- Poole-Frenkel效应模型可以低电场仿真phonon assisted隧道效应
- 碰撞电离
- 能够将TFT合并到MixedMode的电路环境之中
- TFT3D中的3D仿真
- 能够将TFT合并到Giga的自热效应中
在ATLAS中，运用ANSI C解释器可容易地实现位于材料能带隙间的自行开发的态密度。下面显示的是态密度(DOS)的特有公式和它们相应的图示图像。
AMLCD中使用的TFT仿真以绿色标出，下面是红色的实时实验数据。两者精确的吻合度清晰可见。
上面显示的是典型的态密度方程，其可使用C解释器模块轻松实现
连续的仿真显示泄漏电流的性质。可以看到加入Poole Frenkel效应后，泄漏电流在仿真中有效增进，如图蓝色所示。AMLCD中使用的TFT仿真以绿色标出，下面是红色的实时实验数据。两者精确的吻合度清晰可见。 上面显示的是典型的态密度方程，其可使用C解释器模块轻松实现在ATLAS中，运用ANSI C解释器可容易地实现位于材料能带隙间的自行开发的态密度。下面显示的是态密(DOS)的特有公式和它们相应的图示图像。
实时的真实有源矩阵液晶显示TFT器件技术的测量和仿真如图所示。两者精确的吻合度清晰可见。通过应用Poole Frenkel效应,加入高级隧道效应模型，包括库伦定律的势阱减损，可观察到泄漏电流的仿真值和测量值之间有所改善。
上图所示为在Giga里使用自热效应之下的贯穿器件沟道的温度分布。可见温度域线延伸到SiO2域，精确地表征一个真实的器件。
| ATLAS/TFT/Luminous光学仿真 |
 |
TFT模块可与Luminous结合起来研究由于入射光引起的光学响应。Luminous器件仿真器可以进行平面的光吸收和光学生成建模，在非平面的半导体器件方面使用射线描迹法。这里显示由于典型TFT器件的背光射入造成的光学生成，同时也显示了真实光线的射线轨迹。通过精确的光学生成的计算，清楚可见复杂的折射贯穿整个器件。
上图所示为TFT器件上的带有相应的光学生成率分布背光入射光束
同时也显示从外到内的相应的实际射线描迹
典型的电子试验也可以进行以研究因光强度和反响时间的变化而引起的效应。这里显示的是入射光强度的断态电流依赖性，可见其随入射光强度的增加而增加。此外也显示的瞬态仿真可赋予用户研究复杂的响应切换时间的能力。
上图显示的是入射光强度的断态电流依赖性。当入射光强 度增加时，可见截至电流也相应增加
瞬态仿真显示对于不同门级电压和漏电压脉冲群的TFT响应。
| SmartSpice - 电路仿真器 |
|
TFT电路对于可靠精确的电路仿真造成了独特的问题。一般的SPICE类程序不能用来处理迫使设计师只能仿真正门级电压的电路的负导率。然而
SmartSpice可以接受任何的偏压状况而进行精确可靠的TFT仿真。
SmartSpice 模拟电路仿真器提供了设计复杂模拟电路，分析关键电路，特性表征单元库及验证模拟混合信号设计等所要求的高性能和高精度。SmartSpice兼容于流行的模拟设计流程和foundry提供的器件模型。用于TFT器件仿真的所支持的4个模型允许在很大的温度范围内精确建模，并配合基于物理的电容模型提供精确的时域仿真。SmartSpice配合Gateway 电路图编辑器使用可提供一个强大而易用的电路仿真平台。
Gateway 电路图编辑器是模拟/混合信号/射频IC设计环境的前端。它与Simucad的电路仿真、数字仿真、布局、DRC、LPE、LVS和参数提取工具密切整合。与SmartSpice 电路仿真器的无缝集成，创造一个配合行为模型、交叉探测、波形显示和分析的交互式的设计环境。
Gateway 电路图编辑器显示TFT电路配置的电路图表
这里显示的是使用Gateway 电路图编辑器配合SmartSpice 模拟电路仿真器的一个TFT像素电路配置。此电路配置的各种仿真易如反掌。
TFT也用于显示区域周围的逻辑电路。SmartSpice可以仿真如图所示解码器般的复杂电路
使用SmartSpice在4000单元阵列中的像素开关
再举一个更高级的例子是一个3位解码器，其包含一个完整的TFT电路，用在环绕显示区域的逻辑电路里。对于几个瞬态脉冲的响应可容易地被测出
此处也显示TFT像素阵列与寄生元素耦合。这可以延伸到研究高级的电路，如4000单元阵列中的像素开关。
带有寄生的TFT像素电路
| SmartSpice/Verilog-A |
|
SmartSpice Verilog-A的界面为设计师提供一个易用和全面的环境，用于复杂模拟信号和混合信号电路的设计及验证。它为设计完整性提供一个可执行的规范，也为实现此规范提供了强大的优化性能。
作为基于IEEE1364的Verilog AMS 2.2 的一部分, Verilog-A对用于电路和器件的行为建模具有很强的性能。如果你发现不明行为器件(如液晶和光电二极管)，你可用Verilog-A进行行为建模以及电路仿真。
SmartSpice使用Verilog A语言
| UTMOST III - 参数提取 |
|
UTMOST III是一个完整的集成软件包，可提供自动数据获取、参数拟合及提取、优化、仿真和模型验证等。
UTMOST III, SPICE 参数提取器和SmartSpice, 电路仿真器支持以下模型:
- LEVEL=35, RPI 非晶体模型
- LEVEL=36, RPI 多晶硅模型
典型的模型优化视窗：拟合测量数据到所选择模型之上
| CELEBRITY - 用于版图和设计规则检查(DRC) |
|
CELEBRITY提供完整的版图布局和验证供TFT电路和布局设计师所需。CELEBRITY这一组产品包括Expert和Guardian DRC/LVS/LPE。
Expert 版图编辑器使得掩模设计师在模拟信号和数字信号版图中取得最大程度的密度和性能。Expert的高生产力的设计环境提供快速的布局查看，全编辑特性，大容量，以及强大的配合参数化单元(Pcells)的自动化的脚本书写。
Guardian DRC/LVS/LPE 物理验证产品为模拟、数字和混合信号IC设计提供交互式和批处理模式的验证。与Simucad的电路和版图编辑器无缝集成，这些软件有效地进行设计规则检查(DRC)，版图参数提取(LPE)和版图相对电路图(LVS)的比较。
主要特征包括：
- 层次设计
- 几百万大型晶体管版图布局
- 任意形状
- 全芯片和局部DRC
- 脚本语言
- GDS-II和CIF输入/输出
- 最佳化的自动选路
- 支持所有角度、45度和90度对象
- 交互性和批处理操作
- 客户/服务器端(Client-server)设计和库管理
- 与Expert 版图编辑器和Gateway 电路图编辑器无缝集成从而为模拟信号和混合信号设计提供了一个完整的从输入到验证的设计流程。
- 多产的版图布局环境用于模拟、射频、微波和数字版图的，并带有用于交互式和批处理操作的集成的DRC/LVS/LPE。
上图所示是TFT数千像素电路的层次结构。这种电路配置在Expert中能很好的被特性表征。如下图所示，减小的区域上的剖面图可显示一个更简化的视图。每个单元布局的详细视图也清楚可见。
在Expert中分层次设计的典型像素阵列版图
剖面图视窗
| 版图中的互连寄生参数提取 |
|
互连寄生参数的精确提取对于成功的TFT电路设计至关重要。在像素阵列中，使用一个长的相互叠加金属的轨道。为了精确设计TFT逻辑电路，互连延迟的提取十分重要。由于缺少接地层基片并且存在多种材料，TFT技术面临着特殊的挑战。CLEVER通过互连几何的仿真和3D结构的电阻和电容提取解决了上述问题。
CLEVER 基于物理的寄生提取器运用3D场解算器直接转换单元的掩模数据和相关的工艺信息从而生成以最精确的互连电容和寄生电阻反标注的SPICE电路网表。这个直接的一步操作完整地去除了从传统、基于规则的寄生提取器带来的错误。
CLEVER可用于以下用途：
- 保形淀积
- 光刻
- 多金属
- 多电介质
- 用户定义的材料的电容率和传导率
- 定位有源TFT晶体管并实施
- 正确连接的能力
在CLEVER里创建的TFT像素的3D几何
CLEVER仿真TFT像素的3D几何(上图)，包括基于原始的像素版图的有源器件和互连。在这个精确的几何图像中，寄生电阻和电容经计算后存储在SPICE的电路网表，供将来电路仿真之用。
3D TFT像素结构
贯穿3D TFT像素结构中的2D剖面显示一个互连的势分布
Rev. 052808_08
|