|
|
|
|
|
HyperFault是一个遵循 Verilog IEEE-1364-2001的故障仿真器，用于分析测试矢量的探测故障能力。
在SDF时序下，支持栅极、行为和开关器件的混合级别的故障仿真。
- 遵循Verilog HDL IEEE 1364-2001的故障仿真器
- 使用标准Verilog源文件和库文件，用于栅极、行为和开关器件的混合级别故障仿真
- 在寻找互连故障时，补足BIST(内建自我测试）和ATPG（自动测试图样生成）
- 运用了迭代故障解析法（fault collapsing） 的高效多故障并行仿真（multi-pass concurrent fault simulation）算法提供了最优的内存分配和最佳的运行性能
- 采用了负载平衡法的自动设计分区功能支持分布式CPU，可对大型设计进行快速故障分级。
- 故障分级模型包含了固定（stuck-at）高/低输出和输入故障
- 全时序故障仿真支持SDF反向标注，用于布线后延迟分析
|
|
|
|
|
