USA Japan China Korea

SILOS

VERILOG仿真器
 

SILOS是一个遵循IEEE-1364-2001标准的Verilog 仿真器,它简单易用 ,为众多IC设计师所推崇。自1986年作为工业标准以来, 它强大的交互式 调试功能为FPGA、PLD、ASIC和定制数字设计提供了现今最具有成效的设计环境。

主要特征

  • 是遵循IEEE-1364-2001标准的Verilog 仿真器,并带有支持语言扩展功能的编程语言接口 (PLI)
  • 其多功能调试环境带有图形数据分析器、跟踪模式、分层次资源管理器、和交互式源代码编辑器
  • 嵌入式lint工具可以使用500条以上的检查规则来全面地对语法、语义和设计规则进行检查
  • 可对仿真与合成失配、竞态、时钟域同步等进行检查
  • 集成的代码覆盖功能可确保全面的验证
  • 支持RTCA/DO-254 的符合性测试,“Design Assurance Guidance for Airborne Electronic Hardware,”附录B
  • Silvaco强大的加密功能可以用来保护客户和第三方的知识产权

 
 
Rev 081811_22
  网站地图   © 1984 - SILVACO Inc.
  注册商标  -  隐私声明