将一个新的工艺投入生产的一个重要环节是设计基础IP(至少标准单元和SRAM存储器)。目前占主导地位的数字化设计方法是采用综合和自动布局布线来组装。只有这些元素已经存在并已充分表征之后才可能进行广泛的设计,因此为了使一个工艺可用于现实的设计创建这些库很关键。

Silvaco的版图环境可用于创建这些单元,它们大部分是通过手工完成,虽然在现代的FinFET工艺中单元可具有非常程式化的设计。对于SRAM和标准单元,非常精确的提取可通过全3D场求解器来进行以确保最精确的寄生值。由于设计的几乎所有其他部分将建立在这个基础上,取得精确值变得至关重要,因为任何错误都将会传播。

现今的标准单元需要在众多工艺角表征且自动化进行。表征一个完整的标准单元库可能需要多达25,000个仿真。 Silvaco提供标准单元和SRAM自动表征的环境,并且高容量并行SPICE可用于仿真一个完整的SRAM(或其他大型提取的网表)。

支持OpenAccess利于与其他设计环境相互操作而实现实际IP或SoC设计。FinFET节点(16纳米)模型验证通过与代工伙伴合作以达到SPICE仿真精度。

AccuCore存储器表征

In a modern process even a high drive buffer can overload a minimum width metal line and so it is very important to have power, EM/IR and thermal analysis for both block-level design and full-chip level design. Silvaco’s reliability analysis is certified by TSMC but can be used with any foundry.

 

InVar Power/EM/IR/热分析

 

性能

3D RCX
  • 对SRAM和标准单元进行3D寄生参数提取
SPICE Simulation
  • 对提取的后版图网表使用高性能并行SPICE
  • 台积电模型验证的FinFET节点
  • 分布式蒙特卡罗
  • 自动标准单元表征
  • 自动SRAM表征
Custom Design
  • 支持广泛的代工PDK
  • 支持 OpenAccess iPDK
  • 全定制版图
  • 集成提取和DRC/ LVS
Invar
  • 模块至全芯片级别分析
  • SPICE精度
  • TSMC 验证
  • 与第三方工具集成